A 40-nm 0.5-V 12.9-pJ/Access 8T SRAM Using Low-Energy Disturb Mitigation Scheme

https://hdl.handle.net/20.500.14094/90002972

このアイテムのアクセス数:14件（2024-04-16 13:10 集計）

ファイル	フォーマット	サイズ	閲覧回数	説明
90002972 (fulltext)	pdf	1.87 MB	17

メタデータID	90002972
アクセス権	open access
出版タイプ	Version of Record
タイトル	A 40-nm 0.5-V 12.9-pJ/Access 8T SRAM Using Low-Energy Disturb Mitigation Scheme
著者	Yoshimoto, Shusuke ; Terada, Masaharu ; Okumura, Shunsuke ; Suzuki, Toshikazu ; Miyano, Shinji ; Kawaguchi, Hiroshi ; Yoshimoto, Masahiko
著者名 Yoshimoto, Shusuke
著者名 Terada, Masaharu
著者名 Okumura, Shunsuke
著者名 Suzuki, Toshikazu
著者名 Miyano, Shinji
著者ID A0302 研究者ID 1000000361642 KUID https://kuid-rm-web.ofc.kobe-u.ac.jp/search/detail?systemId=b584e37f288df9e9520e17560c007669 著者名 Kawaguchi, Hiroshi 所属機関名科学技術イノベーション研究科
著者ID A0340 研究者ID 1000030324099 KUID https://kuid-rm-web.ofc.kobe-u.ac.jp/search/detail?systemId=40bd226fd9fbd0ed520e17560c007669 著者名 Yoshimoto, Masahiko 所属機関名システム情報学研究科
収録物名	IEICE Transactions on Electronics
巻(号)	95(4)
ページ	572-578
出版者	The Institute of Electronics, Information and Communication Engineers(IEICE)
刊行日	2012-04-01
公開日	2015-11-25
カテゴリ	システム情報学研究科
	科学技術イノベーション研究科
	学術雑誌論文
権利	copyright©2012 IEICE